

Stonehenge






Fig. 1. Schematic plan of Stonehenge




ABACUS



1 3 5 2 9 6 4 7 0 8

John Napier



1	4	6	7	8	5	3	9	9
2	0/8	1/2	1/4	1/6	1/0	0/6	1/8	1/8
3	1/2	1/8	2/1	2/4	1/5	0/9	2/7	2/7
4	1/6	2/4	2/8	3/2	2/0	1/2	3/6	3/6
5	2/0	3/0	3/5	4/0	2/5	1/5	4/5	4/5
6	2/4	3/6	4/2	4/8	3/0	1/8	5/4	5/4
7	2/8	4/2	4/9	5/6	3/5	2/1	6/3	6/3
8	3/2	4/8	5/6	6/4	4/0	2/4	7/2	7/2
9	3/6	5/4	6/3	7/2	4/5	2/7	8/1	8/1

46785399

× 96431

46785399



140356197

187141596

280712394

+ 421068591

4511562810969



Blaise PASCAL



Hulton-Deutsch Collection

Blaise Pascal (1623-1662)

Francia filozófus és matematikus.

A tízes számrendszer jegyeit egy körtárcsa kerületére írva megoldja az átvitel (carry) automatizálását s ezzel a számlálás, valamint az erre alapuló összeadás illetve kivonás gépesítését.





Fig. 3.




Fig. 6.




Fig. 4.







Fig. 5.






PASCAL KALKULÁTORA (1642)



Az „átvitel-jegy” automatikusan tovább vonul !

A ↓ kallantyúval számlálásra is alkalmazható

Gottfried Wilhelm LEIBNIZ




Culver Pictures, Inc.


Gotfried Wilhelm von LEIBNI(T)Z 1646-1716

Német filozófus és matematikus.



Pascal kalkulátorát továbbfejleszti, bevezetve az alapműveletek mindkét operandusa számára egy-egy regiszttert, melyek közül az egyik eltolható. Így megvalósíthatja a tízzel, majd ismételt összeadás ill. kivonás segítségével a tetszőleges számmal való szorzást ill. osztást is.



LEIBNITZ KALKULÁTORA (1692)



LEIBNITZ KALKULÁTORA (1692)



AZ ANALÍZIS MEGJELLENÉSE

Leibnitz és Newton kialakítják az infinitezimális számítást.

Kialakul az analízis. Fel lehet írni differenciálegyenleteket.

Még a legegyszerűbbeknek sincs zárt alakú megoldása:


$$\begin{array}{ll} y' + y = 0 & \text{megoldása } y = e^{-x}; \text{ } y \text{ nem számítható ki } x\text{-ből} \\ y'' + y = 0 & \text{„ } y = \sin x; \cos x \text{ „} \end{array}$$

Ezeknek a függvényeknek az értékét táblázatok adják meg.

Ezeket a táblázatokat meg kellett csinálni. (Logar- tábla)

Babbage ezt a táblázatkészítést akarta automatizálni.

Charles BABBAGE



The New York Public Library

Charles Babbage

1792- 1871

A polinómok táblázatosítására kifejleszti és megépíti az u.n. Differencia Gépet.

Ennek továbbfejlesztése képen az egymáshoz kapcsolt hat összeadó helyett egyetlen kalkulátort (aritmetikai egységet) és sok tároló rekeszt tartalmazó memóriát javasol, melyből az adatok lyukkártyákon tárolt utasítások nyomán jutnak az aritmetikai egységbe ill. abból vissza a memóriába. Ez a mai számítógép őse.

TAYLOR SOR

Babbage tudta, hogy
minden folytonos függvény
hatványsorba fejthető:

$$f(x) = f(0) + f'(0) \cdot x/1! + f''(0) \cdot x^2/2! + \dots$$

Pl.:



$$\sin(x) = x - x^3/3! + x^5/5! - x^7/7! + \dots$$

DIFFERENCIA GÉP

Babbage ugyancsak tudta, hogy egy
n-ed rendű polinóm n-edik differenciája konstans

Pl.: $y = x^2 + 2x + 1$

x	y	dy	d ² y
0	1	3	2
1	4	5	2
2	9	7	2
3	16	9	2
4	25	11	2
5	36		





$aX^2 + bX + c$ $X = 0:N$ 3 digit pontos



A MEMÓRIA MEGJELENÉSE

Babbage megépített hat regiszteres differencia gépe maximum ötödfokú polinómok táblázatosítását engedte meg.


Bonyolultabb pl. trigonometrikus függvények megközelítéséhez nem elégséges egy ötödfokú hatványsor. 10, 20, 50 vagy tetszőleges n -ed fokú polinómokra lehet szükség. Ez ugyanennyi bonyolult fogaskerekes összeadómű megépítését tenné szükségessé.

És itt jött Babbage korszaknyitó ötlete: Használjunk csak egyetlenegy -- felépítésében a szükséges fogaskerékrendszer miatt bonyolult -- összeadó-művet, vagy általában aritmetikai egységet, s n darab közönséges keréktárcsából álló tároló regisztert. Ez lesz a MEMÓRIA.

Meg kell oldani, hogy a kezdő és átmeneti értékeket tároló memória-regiszterek tartalma -- valamilyen módon megvalósítandó adatátvitel révén -- cserélhető legyen az aritmetikai egység A és B regisztereinek tartalmával.


Az adatátvitel sorrendjét egy lyukkártyán tárolt program alapján működő vezérlőmű vezérelné. És ez lett a később megtáltosodó gondolatok magja.

Analytical Engine



Analytical Engine

BABBAGE ~1840



GÉPI és ASSEMBLY KÓD

KÓD

CÍM

	LD	AD	CL	ST	PR	RD			3	2	1	0	
			●										CLR A
0	●											●	LOAD B, (0)
1		●											ADD A, B
2	●											●	LOAD B, (1)
3		●											ADD A, B
4				●								●	STR (0), A
5				●	●								OUT (P), A
6			●										CLR A
7		●											ADD A, B
8	●									●			LOAD B, (2)
9		●											ADD A, B
10				●								●	STR (1), A
11	●											●	LOAD B, (0)
12													

LYUKKÁRTYA

0
1
2
3
.
.
.

READ
PRINT

STORE
CLEAR
ADD

LOAD



KETTES SZÁMRENDSZER

A tizes számrendszerben működő aritmetikai egység és az ugyancsak tizes számrendszerű memóriarekeszek közötti


ADATÁTVITEL

nem volt megvalósítható a kor technológiai színvonalán Babbage minden erőfeszítése ellenére sem.


A minimális számjegyű, csak két számjegyet tartalmazó kerek felvetése villantott fel a megoldható adatátvitelre némi reményt, de csak 100 év késéssel és kerek nélkül.

REGISZTEREK


DECIMÁLIS
(TIZES)




BINÁRIS
(KETTÉS)



HA BINÁRIS, ÚGY
DOMINÓKBÓL
IS LEHETNE





ÍRHATÓ - OLVASHATÓ REGISZTEREK

Két értéket (bináris jegyet, bitet) tároló (elektromosan írható és olvasható) eszközt először reléekkel, majd elektronikusan, úgy nevezett FLIP-FLOP-okkal tudtak megvalósítani. A kerekek alkalmazása helyett ezekkel a működési sebesség jelentősen megugorhatott.

1944-46 között NEUMANN János elemezte, hogy ilyen ígéretes sebességek mellett milyen kell legyen egy számítógép méltó architektúrája. Megszületett a tárolt programozású COMPUTER gondolata.

A több száz millió PC is 'von Neumann computer'.

NEUMANN János

Budapest 1903 - Princeton (USA) 1957




Von NEUMANN COMPUTER

NEUMANN ~1944

MEMÓRIA

PROCESSZOR




A LOGIKA ELEMEI

A logikai változók lehetséges értékei: **0, 1**

Ezeket 0 V illetve +5 V feszültség szinttel fogjuk reprezentálni

Egyváltozós logikai művelet a **NEGÁLÁS**: $Y = A'$




Kétváltozós logikai művelet az


ÉS

és


VAGY











$$Y = AB$$




$$Y = A+B$$





ARITMETIKAI-LOGIKAI EGYSÉG




- CLA A regiszter törlés
- CMA A komplementer (0-1 csere)
- AND ÉS művelet $A \wedge B$
- IOR VAGY művelet $A \vee B$
- RAL A bitenkénti eltolás balra (szorzás 2-vel)
- RAR A bitenkénti eltolás jobbra (osztás 2-vel)
- ADD összeadás $A + B$
- LD olvasás az adatbuszról az A regiszterbe

... l_2 l_1 l_0 adat-busz írás adat-busz i. bit

ÖSSZEADÓ


Félösszeadó, HA:

A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0




Teljes összeadó:

C_{i-1}	a_i	b_i	c_i	s_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




ELEKTRONIKUS VERKLI



FLEXIBILISEBB VERKLI

ROM



MÉG FLEXIBILISEBB VERKLI


ROM

Even = 0
Odd = 1


DECODER

NEXT ADDRESS


DATA



Közlekedési lámpa



Véges állapotú automata / Algorithmic State Machine




Von NEUMANN COMPUTER

NEUMANN ~1944

MEMÓRIA

PROCESSZOR



INPUT - OUTPUT UTASÍTÁSOK

ASSEMBLY Language

```
MOV    DX,    300H    ;Move Port Address into DX
IN     AL,    DX      ;Input from Port into AX

MOV    DX,    300H    ;Move Port Address into DX
MOV    AL,    55H     ;Move DATA (55H) into AL
OUT    DX,    AL      ;Output DATA to Port
```

BASIC

```
PA = &H300           ;Port Address Assignment
DATA = INP ( PA )   ;Input from Port PA into DATA
OUT PA, DATA       ;Output DATA to Port PA
```


PASCAL

```
PA := $300;         {Port Address assignment}
DATA := PORT [PA];  {Input from Port into DATA}
PORT [PA] := $55;   {Output DATA to Port PA}
```

C

```
pa = 0x300;         /*Port Address assignment*/
indata = inportb (pa); /*Input from Port into indata*/
outportb (pa,outdata0); /*Output outdata to Port pa*/
```

ADAT, CÍM és CONTROL BUS



BUS CONNECTORS
for I/O interfaces

Ezeket nekünk
kell csinálni

Interfészek:

KEYBOARD

DISPLAY


DISK

PRINTER


SERIAL

SPECIAL

I/O CIKLUS IDŐDIAGRAMMJA



DMA (DIRECT MEMORY ACCESS)



Intel Pentium 5 Prescott

Trace Cache Access, next Address Predict

Trace Cache Branch Prediction Table (BTB), 1024 entries.
Return Stacks (4 x 16 entries)
Trace Cache next IP's (4x)

Instruction Decoder

Up to 4 decoded uOps/cycle out. (from max. one x86 instr/cycle)
Instructions with more than four are handled by Micro Sequencer

Raw Instruction Bytes in Data TLB, 64 entry fully associative, between threads dual ported (for loads and stores)

Front End Branch Prediction Tables (BTB), shared, 4096 entries in total

Instruction TLB's 128 entry, fully associative for 4k and 4M pages. In: Virtual address [47:12]
Out: Physical address [39:12] + 2 page level bits

Instruction Fetch from L2 cache and Branch Prediction

Front Side Bus Interface, 533..800 MHz

Instruction Trace Cache

Execution Pipeline Start

Buffer Allocation & Register Rename



Instruction Queue (for less critical fields of the uOps)
General Instruction Address Queue & Memory Instruction Address Queue (queues register entries and latency fields of the uOps for scheduling)

uOp Schedulers

Parallel (Matrix) Scheduler for the two double pumped ALU's
General Floating Point and Slow Integer Scheduler: (8x8 dependency matrix)
FP Move Scheduler: (8x8 dependency matrix)

Load / Store Linear Address Collision History Table
Load / Store uOp Scheduler: (8x8 dependency matrix)

FP, MMX, SSE1..3

Floating Point, MMX, SSE1..3 Renamed Register File
256 entries of 128 bit.

Integer Execution Core


- (1) uOp Dispatch unit & Replay Buffer Dispatches up to 6 uOps / cycle
- (2) Integer Renamed Register File 256 entries of 32 bit (+ 6 status flags) 12 read ports and six write ports
- (3) Databus switch & Bypasses to and from the Integer Register File.
- (4) Flags, Write Back
- (5) Double Pumped ALU 0
- (6) Double Pumped ALU 1
- (7) Load Address Generator Unit
- (8) Store Address Generator Unit
- (9) Load Buffer (96 entries)
- (10) Store Buffer (48 entries)

- (13) Databus multiplexing
- (14) Cache Line Read / Write Transferbuffers and 256 bit wide bus to and from L2 cache

- (11) ROB Reorder Buffer 4x64 entries
- (12) 16 kByte Level 1 Data cache four way set associative. 1R/1W

4th Generation Intel® Core™ Processor Die Map

22nm Tri-Gate 3-D Transistors



Quad core die shown above

Transistor count: 1.4 Billion


Die size: 177mm²

** Cache is shared across all 4 cores and processor graphics




MOORE TÖRVÉNY

**Gordon E. Moore, 1965: a processzorok sebessége közel megduplázódik 2 évente.
Más elektronikai komponensek is hasonlóan viselkednek!**

CPU Transistor Counts 1971-2008 & Moore's Law




MOORE TÖRVÉNY





MOORE TÖRVÉNY


Moore's Law The Fifth Paradigm



MOORE TÖRVÉNY



MOORE TÖRVÉNY



MIKROSZÁMÍTÓGÉPEK

Amint idővel tekintélyesebb (>kByte) mennyiségű memóriát is sikerült a processzor mellett egy chipen megvalósítani, úgy megszülettek az egy chipes **MICROCOMPUTER**-ek.

PIC

ATMEL/Arduino

Raspberry Pi

Ezek ma már évi milliárdos szériákban készülnek.